-
大小: 64KB文件類型: .pdf金幣: 2下載: 0 次發(fā)布日期: 2024-04-01
- 語言: 其他
- 標(biāo)簽: 硬件設(shè)計(jì)??EDA軟件??FPGA??
資源簡介
本實(shí)例使用了一個(gè)PLL的硬核IP模塊。關(guān)于PLL,這里簡單的做些基礎(chǔ)掃盲。PLL(Phase Locked Loop),即鎖相回路或鎖相環(huán)。PLL用于振蕩器中的反饋技術(shù)。許多電子設(shè)備要正常工作,通常需要外部的輸入信號與內(nèi)部的振蕩信號同步,利用鎖相環(huán)路就可以實(shí)現(xiàn)這個(gè)目的。
代碼片段和文件信息
評論
共有 條評論