資源簡介
節省大量硬件資源，16位數字信號到模擬信號的轉換器，源代碼是用Verilog HDL語言寫的，這是我在做FPGA時開發的，其代碼內容可以移植到嵌入式系統中……
代碼片段和文件信息
- 上一篇：Nachos虛存頁面置換算法
- 下一篇：公路橋梁荷載橫向分布系數計算綜合程序
評論
共有 條評論
- 關于
- 發布源碼
- 版權說明
川公網安備 51152502000135號- 蜀ICP備17041055號
- 舉報郵箱softcode@aliyun.com