資源簡介
提供verilog設計十進制計數(shù)器源代碼及測試代碼。
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????目錄???????????0??2011-01-06?19:42??10進制計數(shù)器\
?????文件?????????735??2010-12-27?21:10??10進制計數(shù)器\10進制計數(shù)器.txt
?????文件?????????240??2010-12-27?21:14??10進制計數(shù)器\10進制計數(shù)器測試模塊.txt
-----------?---------??----------?-----??----
?????目錄???????????0??2011-01-06?19:42??10進制計數(shù)器\
?????文件?????????735??2010-12-27?21:10??10進制計數(shù)器\10進制計數(shù)器.txt
?????文件?????????240??2010-12-27?21:14??10進制計數(shù)器\10進制計數(shù)器測試模塊.txt
- 上一篇：D2D-HS算法
- 下一篇：verilog實現(xiàn)60進制計數(shù)器
評論
共有 條評論
川公網(wǎng)安備 51152502000135號