設計了一種支持IEEE754浮點標準的32位高速流水線結構浮點乘法器。該乘法器采用新型的基4布思算法，改進的4:2壓縮結構和部分積求和電路，完成Carry Save形式的部分積壓縮，再由Carry Look-ahead加法器求得乘積。時序仿真結果表明該乘法器可穩(wěn)定運行在80M的頻率上，并已成功運用在浮點FFT處理器中。