半加器和全加器

大小: 2.89MB

文件類型: .7z

金幣: 1

下載: 0 次

發(fā)布日期: 2023-11-12
語言: 其他
標(biāo)簽: verilog??

高速下載

資源簡介

自頂向下式設(shè)計(jì)。 ----------------------------------------------------------------------------------------------------------------------------------------------------------------------------

資源截圖

小圖大圖

代碼片段和文件信息

上一篇：《深入理解計(jì)算機(jī)系統(tǒng)》隨書代碼
下一篇：信號發(fā)生器

挑錯
打印

基于MIPS指令集的32位CPU設(shè)計(jì)與Verilog語
Verilog FPGA UART串口控制器
gmsk調(diào)制在FPGA上實(shí)現(xiàn)
一個簡單的verilog編寫的DMA IP CORE，和
硬件課程設(shè)計(jì)—流水燈（quartus軟件
Verilog按鍵代碼
verilog的PCI源代碼，非常詳細(xì)，頂層模
CPLD Verilog數(shù)字密碼鎖源碼
verilog 實(shí)現(xiàn)任意分頻方法
DE2模擬的交通紅綠燈
SPI Master 的Verilog源代碼
基于VGA的Flappy Bird的Verilog實(shí)現(xiàn)（源碼
數(shù)字鐘
Verilog的135個經(jīng)典設(shè)計(jì)
verilog 4×4矩陣鍵盤
Quartus EDA交通燈控制電路的設(shè)計(jì)實(shí)訓(xùn)報(bào)
FPGA按鍵消抖
用Verilog語言寫的CPLD和MCU通訊的SPI接口
ARM9指令cache的verilog代碼
ddr_verilog
FPGA實(shí)現(xiàn)單極性SPWM調(diào)制
uart_tx.zip
基于Verilog的cordic反正切FPGA例程
SystemVerilog驗(yàn)證測試平臺編寫指南（中
基于Verilog的交通燈設(shè)計(jì)EDA課程設(shè)計(jì)
數(shù)字信號處理的FPGA實(shí)現(xiàn)Verilog源碼
verilog硬件描述語言程序設(shè)計(jì)與實(shí)踐教
Ultraedit環(huán)境下配置verilog語法高亮的字
8 位cpu的verilog
中值濾波算法Quartus實(shí)現(xiàn)

xxxx18一60岁hd中国/日韩女同互慰一区二区/西西人体扒开双腿无遮挡/日韩欧美黄色一级片 - 色护士精品影院www

半加器和全加器

資源簡介

資源截圖

代碼片段和文件信息

評論

相關(guān)資源