在數字信號處理領域，小波變換無論在理論研究還是工程應用方面都具有廣泛的價值，因此 高性能離散小波變換的 FPGA 實現架構的研究就顯得尤為重要。本文針對 db8 (Daubechies 8)小波設 計了一個 16 階 16 位的正、反變換系統，用 DE2 開發板進行了系統驗證，在 FPGA 的邏輯單元資 源消耗 12%的情況下，正、反變換的最高時鐘頻率分別達到了 217.72MHz、217.58MHz