最近做了一個(gè)小實(shí)驗(yàn)，實(shí)驗(yàn)要求通過并行CRC16和CRC8算法分別把24bit,16bit的數(shù)據(jù)輸入壓縮成16bit,8bit.并測試哈希碰撞（把最終的哈希值放到兩個(gè)RAM中并逐個(gè)循環(huán)比較），很簡單的一個(gè)工程，大家可以一起分享學(xué)習(xí)。 貼兩個(gè)可以根據(jù)輸入輸出位寬自動(dòng)生成CRC算法VERILOG代碼的網(wǎng)站。 https://www.easics.com/webtools/crctool http://outputlogic.com/?page_id=321