xxxx18一60岁hd中国/日韩女同互慰一区二区/西西人体扒开双腿无遮挡/日韩欧美黄色一级片 - 色护士精品影院www
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
FPGA延遲單元
收藏(0)
大小: 781B
文件類型: .v
金幣: 1
下載: 0 次
發(fā)布日期: 2021-01-04
語言
:
其他
標(biāo)簽
:
FPGA
??
Verilog
??
資源優(yōu)化
??
高速下載
資源簡介
用使用Distribute RAM實現(xiàn).節(jié)省資源,位寬和延遲周期可通過參數(shù)設(shè)置。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
監(jiān)控軟件源代碼
下一篇:
機(jī)電一體化系統(tǒng)綜合課程設(shè)計X-Y數(shù)控工作臺設(shè)計說明書
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關(guān)資源
FPGA實現(xiàn)FFT (設(shè)計報告+源代碼)
《計算機(jī)原理與設(shè)計:Verilog HDL版》-李
華為 Verilog_HDL_三套教程
18個手把手教你FPGA的入門實驗
畢業(yè)論文OFDM 通信系統(tǒng)基帶數(shù)據(jù)處理部
Verilog 編寫基于SRAM 的代碼
Altera公司的Verilog Coding st
yle
Notepad++下Verilog自動完成的配置文件
Verilog夏宇聞 數(shù)字系統(tǒng)設(shè)計課后題答案
Verilog8b10b編碼
ws2812驅(qū)動代碼FPGA ALTERA
Master SPI的Verilog源代碼(包括文檔 測
Verilog ADV7123的PAL D控制信號
基于FPGA cyclone II 的LCD顯示verilog代碼
EDA技術(shù):正弦信號發(fā)生器設(shè)計
占空比,幅值和步進(jìn)可調(diào)的DDS輸出,
32位進(jìn)位選擇加法器
無線通信fpga設(shè)計田耘
[traffic]設(shè)計并實現(xiàn)一十字路口的紅、
FPGA直接驅(qū)動LCD12864的Verilog程序
Verilog HDL 矩陣鍵盤掃描
fpga數(shù)字電壓表設(shè)計
基于fpga的dds信號發(fā)生器的代碼
verilog一維DCT算法程序
北航計組代碼四p5--Verilog流水線
北航計組實驗代碼五p6--Verilog流水線
spi flash verilog simulation model仿真模型
哈工大計算機(jī)設(shè)計與實踐cpu源碼及報
高速緩存(Cache)的Verilog代碼
FPGA數(shù)字頻率計的設(shè)計中英對照外文文
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
蜀ICP備17041055號
舉報郵箱2121503599@qq.com