用VHDL語言設計一個16進制加減計數(shù)器，計數(shù)方向可以由外界輸入信號控制，帶有清零和置位，輸出除了包括計數(shù)值外還應包括進位和借位。