xxxx18一60岁hd中国/日韩女同互慰一区二区/西西人体扒开双腿无遮挡/日韩欧美黄色一级片 - 色护士精品影院www
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
32位CRC FPGA Verilog并行算法
收藏(0)
大小: 7KB
文件類型: .v
金幣: 1
下載: 0 次
發(fā)布日期: 2021-06-10
語言
:
其他
標(biāo)簽
:
CRC
??
FPGA
??
Verilog
??
高速下載
資源簡介
32位CRC FPGA Verilog并行算法,本人親測,用于網(wǎng)絡(luò)報文CRC校驗項目。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
3GPP中文MAC協(xié)議
下一篇:
多功能數(shù)字鐘的設(shè)計與實現(xiàn)
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關(guān)資源
CRC校驗含源代碼
UART Verilog (串口通信Verilog HDL代碼)
DS18B20 Verilog驅(qū)動程序
基于FPGA的籃球倒計時的設(shè)計和實現(xiàn)
RS(255247)編碼解碼器Verilog源代碼
verilog fifo 乒乓緩沖區(qū)操作
自己編寫的使用Verilog通過SPI讀寫EEP
Altera FPGA Cyclone_V_E 原理圖和封裝庫
基于FPGA實現(xiàn)的自適應(yīng)卡爾曼濾波器的
基于FPGA的直流電機(jī)PWM控制器設(shè)計
LabVIEW實現(xiàn)modbus通信crc校驗
verilog設(shè)計數(shù)字跑表
crc8字節(jié)查表算法
FPGA數(shù)字信號處理七級聯(lián)型IIR濾波器
基于FPGA的AES加密算法的高速實現(xiàn)
讀寫I2C FLASH的Verilog程序
VerilogHDL設(shè)計與實戰(zhàn)視頻教程源碼.tx
FPGA電子時鐘 用verilog語言 可實現(xiàn)時間
verilog編寫的FFT
verilog編寫的計數(shù)器4種
Verilog計數(shù)器
I2C 控制器的 Verilog源程序
改進(jìn)的快速M(fèi)ersenne twister隨機(jī)數(shù)算法
基于FPGA的5B6B編譯碼器的設(shè)計
A5算法的FPGA實現(xiàn)
基于Verilog HDL設(shè)計的定時器系統(tǒng)
占空比測量Verilog HDL
HDB3解碼Verilog程序源碼,hdb3_decode.v
多功能數(shù)字時鐘FPGA 實現(xiàn)含代碼.zip
最新 飛思卡爾Verilog HDL規(guī)范.rar
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號
蜀ICP備17041055號
舉報郵箱2121503599@qq.com