資源簡(jiǎn)介
使用Vivado完成級(jí)聯(lián)型結(jié)構(gòu)IIR濾波器Verilog HDL設(shè)計(jì),含testbench與仿真,仿真結(jié)果優(yōu)秀;具體說(shuō)明可參考本人博客。CSDN博客搜索:FPGADesigner

代碼片段和文件信息
?屬性????????????大小?????日期????時(shí)間???名稱(chēng)
-----------?---------??----------?-----??----
?????文件??????228660??2018-10-29?13:55??7.FPGA數(shù)字信號(hào)處理(七)級(jí)聯(lián)型IIR濾波器Verilog設(shè)計(jì).7z
-----------?---------??----------?-----??----
?????文件??????228660??2018-10-29?13:55??7.FPGA數(shù)字信號(hào)處理(七)級(jí)聯(lián)型IIR濾波器Verilog設(shè)計(jì).7z
評(píng)論
共有 條評(píng)論