xxxx18一60岁hd中国/日韩女同互慰一区二区/西西人体扒开双腿无遮挡/日韩欧美黄色一级片 - 色护士精品影院www
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
AI
其他
基于verilog的FSK編碼實現(xiàn)
收藏(0)
大小: 161KB
文件類型: .docx
金幣: 1
下載: 0 次
發(fā)布日期: 2021-06-01
語言
:
其他
標簽
:
verilog
??
高速下載
資源簡介
用cpld實現(xiàn)m序列的fsk調(diào)制,調(diào)制信號的1碼對應于頻率為f1的正弦波,0碼對應于頻率為f2的正弦波,最后將兩種頻率的正弦波拼接后輸出。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
HP DL380 Gen9服務器啟動爆紅頁面故障解決辦法.doc
下一篇:
禁止修改IP工具
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關(guān)資源
基于MIPS指令集的32位CPU設計與Verilog語
Verilog FPGA UART串口控制器
gmsk調(diào)制在FPGA上實現(xiàn)
一個簡單的verilog編寫的DMA IP CORE,和
硬件課程設計—流水燈(quartus軟件
Verilog按鍵代碼
verilog的PCI源代碼,非常詳細,頂層模
CPLD Verilog數(shù)字密碼鎖 源碼
verilog 實現(xiàn)任意分頻方法
DE2模擬的交通紅綠燈
SPI Master 的Verilog源代碼
基于VGA的Flappy Bird的Verilog實現(xiàn)(源碼
數(shù)字鐘
Verilog的135個經(jīng)典設計
verilog 4×4矩陣鍵盤
Quartus EDA交通燈控制電路的設計實訓報
FPGA按鍵消抖
用Verilog語言寫的CPLD和MCU通訊的SPI接口
ARM9指令cache的verilog代碼
ddr_verilog
FPGA實現(xiàn)單極性SPWM調(diào)制
uart_tx.zip
基于Verilog的cordic反正切FPGA例程
SystemVerilog驗證測試平臺編寫指南(中
基于Verilog的交通燈設計EDA課程設計
數(shù)字信號處理的FPGA實現(xiàn)Verilog源碼
verilog硬件描述語言程序設計與實踐教
Ultraedit環(huán)境下配置verilog語法高亮的字
8 位cpu的verilog
中值濾波算法Quartus實現(xiàn)
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號
蜀ICP備17041055號
舉報郵箱softcode@aliyun.com