xxxx18一60岁hd中国/日韩女同互慰一区二区/西西人体扒开双腿无遮挡/日韩欧美黄色一级片 - 色护士精品影院www
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
基于IEEE754標準的浮點乘法器
收藏(0)
大小: 48KB
文件類型: .doc
金幣: 1
下載: 0 次
發布日期: 2021-05-20
語言
:
其他
標簽
:
ieee754
??
verilog
??
高速下載
資源簡介
本設計是基于fpga的浮點乘法器設計,兩個浮點數用ieee754標準表示,程序采用的verilog語言
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
labview串口波形采集程序
下一篇:
I2C通用程序可用,整理
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
串口接收多字節 Verilog程序
Verilog教程(第三版)夏宇聞第三部分
Quartus verilog HDL語言實現qpsk的仿真
Verilog的PS2鼠標VGA畫筆
用verilog語言實現的流水燈程序
浮點數乘法器,verilog
基于Verilog的SPI總線寫數據
spi fpga verilog 代碼
dac8552的Verilog語言寫的時序
ad_0809 Verilog Hdl
基于Verilog HDL設計的多功能數字鐘
VerilogHDL在FPGA中實現的數字時鐘
verilog hdl 電梯控制程序
偽隨機碼生成器的verilog代碼,包含測
verilog課程設計之洗衣機
I2C代碼 Verilog
Vivado dds compiler6.0開發者手冊
北航計組代碼三p4--Verilog單周期
北航計組實驗代碼三p4--Verilog單周期
基于Verilog的FPGA 數字跑表
FPGA實現PLL全數字鎖相環
自動售貨機verilog代碼
verilog 流水燈設計
基于FPGA用verilogHDL設計的DES加密模塊
基于FPGA用verilogHDL設計的CRC32模塊
Verilog四位超前進位全加器
用verilog語言來描述矩陣乘法運算的代
sm4算法_Verilog
單周期mips代碼.rar
國密4算法的verilog實現
×
×
關于
發布源碼
版權說明
川公網安備 51152502000135號
蜀ICP備17041055號
舉報郵箱2121503599@qq.com