在現(xiàn)代數(shù)字通信系統(tǒng)中, 對數(shù)據(jù)誤碼率的要求越來越高, 通常一般的糾錯碼的糾錯能力有限并且當(dāng)發(fā)生連續(xù) 長度比較大的錯誤時很難糾錯, 所以現(xiàn)代數(shù)字通信系統(tǒng)中采用交織與解交織的技術(shù)來減少數(shù)據(jù)錯誤的發(fā)生, 基于歐洲 標(biāo)準(zhǔn)的DVB 數(shù)字電視通信系統(tǒng)中, 都采用了這種交織與解交織技術(shù)。本文通過研究交織與解交織的原理, 用FPGA 來實現(xiàn)卷積交織, 并且通過Mo delsim 工具進行功能仿真, 利用Synplify 綜合工具進行綜合, ISE 實現(xiàn)布局布線驗證實 現(xiàn)效果。