在現代數字通信系統中, 對數據誤碼率的要求越來越高, 通常一般的糾錯碼的糾錯能力有限并且當發生連續 長度比較大的錯誤時很難糾錯, 所以現代數字通信系統中采用交織與解交織的技術來減少數據錯誤的發生, 基于歐洲 標準的DVB 數字電視通信系統中, 都采用了這種交織與解交織技術。本文通過研究交織與解交織的原理, 用FPGA 來實現卷積交織, 并且通過Mo delsim 工具進行功能仿真, 利用Synplify 綜合工具進行綜合, ISE 實現布局布線驗證實 現效果。