提出了一種正交解碼/ 計數器的電路設計 ,用 Altera FLEX10KA FPGA 實現 。電路由數字 濾波器 、正交解碼器和加/ 減計數器組成 。數字濾波器的設計基于數據通道有限狀態機 模型 。電路仿真和實驗測試的結果驗證了電路功能 。