和基于ASIC（專用集成電路）的時(shí)鐘電路相比，基于FPGA（現(xiàn)場(chǎng)可編程門陣列）的時(shí)鐘電路有其自身的特點(diǎn)。FPGA一般提供其專用時(shí)鐘資源搭建時(shí)鐘電路，相應(yīng)的綜合工具也能夠自動(dòng)使用這些資源，但是針對(duì)于門控時(shí)鐘和時(shí)鐘分頻電路，如果直接使用綜合工具自動(dòng)處理的結(jié)果，會(huì)造成較大的時(shí)鐘偏差。通過合理使用DCM（數(shù)字時(shí)鐘管理單元）和BUFGMUX（全局時(shí)鐘選擇緩沖器）等FPGA的特殊資源，手動(dòng)搭建時(shí)鐘電路，可以盡可能地減少時(shí)鐘偏差對(duì)電路時(shí)序的影響。