FPGA邏輯設計中通常是一個大的模塊中包含了一個或多個功能子模塊，verilog通過模塊調(diào)用或稱為模塊實例化的方式來實現(xiàn)這些子模塊與高層模塊的連接,有利于簡化每一個模塊的代碼，易于維護和修改。 當有了例化的方法之后，當模塊中需要兩個同樣功能的USB模塊時，我們只需要編寫好一個usb模塊的代碼，之后通過例化，就可以將倆個usb模塊添加到頂層模塊之中。（注意，我們要有硬件思維，例化一個模塊，那么就有一個硬件與之對應。例化多個，就有多個硬件。）