verilog編寫的MIPS五級(jí)流水線，實(shí)現(xiàn)四十余條指令，使用512B的一級(jí)數(shù)據(jù)cache（高速緩存）。附帶測(cè)試程序與說明文檔。