xxxx18一60岁hd中国/日韩女同互慰一区二区/西西人体扒开双腿无遮挡/日韩欧美黄色一级片 - 色护士精品影院www
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
其他
上傳
VIP購(gòu)買
登錄
注冊(cè)賬號(hào)
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
AI
其他
DMA_AHB的verilog硬件實(shí)現(xiàn)
收藏(0)
大小: 27KB
文件類型: .zip
金幣: 1
下載: 0 次
發(fā)布日期: 2021-03-31
語(yǔ)言
:
其他
標(biāo)簽
:
DMA
??
Verilo
??
AHB
??
高速下載
資源簡(jiǎn)介
DMA的verilog硬件實(shí)現(xiàn),此版本為東南大學(xué)2005年版本。目測(cè)可用。 網(wǎng)上有很多該版本,但是不全,此次為收集齊全的版本方便大家學(xué)習(xí)研究。(沒(méi)有找到文檔說(shuō)明,代碼注釋較詳細(xì))
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
webrtc回聲消除原理及延時(shí)估算方法.pdf
下一篇:
9-中國(guó)電信移動(dòng)終端需求白皮書-自注冊(cè)功能分冊(cè)2017.V220171116141525111.pdf
挑錯(cuò)
打印
評(píng)論
共有
條評(píng)論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
verilog數(shù)字電路課程設(shè)計(jì)--洗衣機(jī)
UART IP核(verilog代碼及說(shuō)明文檔)
verilog電子琴仿真
夏宇聞-Verilog經(jīng)典教程.pdf
stm32F103ze利用DMA產(chǎn)生正弦波
基于FPGA的數(shù)字鐘設(shè)計(jì)
中值濾波verilog代碼
基于 verilog 的簡(jiǎn)易搶答器設(shè)計(jì)和 qua
輕松成為設(shè)計(jì)高手-Verilog HDL實(shí)用精解
verilog課程設(shè)計(jì) 指紋生成器
基于verilog hdl通信系統(tǒng)設(shè)計(jì)
基于STM32f103的串口DMA收發(fā)數(shù)據(jù)實(shí)驗(yàn)
·IP項(xiàng)目實(shí)踐:AHB-SRAM設(shè)計(jì)與驗(yàn)證 AM
基于Verilog的電話計(jì)費(fèi)器的解決方案設(shè)
《硬件描述語(yǔ)言Verilog (第四版)》高
8人搶答器Verilog設(shè)計(jì)
CDMA2000測(cè)試規(guī)范(英文)
stm32單片機(jī)3個(gè)串口dma方式通信
基于FPGA的漢明碼的編碼與解碼的實(shí)現(xiàn)
keil v4 v3 與Proteus 7.6 7.5 7.4聯(lián)調(diào)插件v
基于mips的5級(jí)流水cpu verilog
基于verilog語(yǔ)言的數(shù)字時(shí)鐘設(shè)計(jì)
Verilog實(shí)現(xiàn)的十進(jìn)制加減乘除初學(xué)者
linux 5 sendmail電子郵件服務(wù)器.ppt
LCD1602 Verilog實(shí)現(xiàn)源代碼
ADDA等一些芯片的verilog程序
nc-verilog 學(xué)習(xí)
3Dmax許可文件錯(cuò)誤20補(bǔ)丁
FPGA 音樂(lè)播放器實(shí)現(xiàn)
Verilog原碼二位乘法器
×
×
關(guān)于
發(fā)布源碼
版權(quán)說(shuō)明
川公網(wǎng)安備 51152502000135號(hào)
蜀ICP備17041055號(hào)
舉報(bào)郵箱softcode@aliyun.com