一．實驗目的 1. 掌握用VHDL 實現狀態機的方法 2. 利用狀態機設計一個序列檢測器 二．實驗內容 使用狀態機設計一個5位序列檢測器。從一串二進制碼中檢測出一個已預置的5位二進制碼”10110” [具體要求] 1.畫出狀態轉換圖。（每增加一位二進制碼相當于增加一個狀態，再加上一個初始態，用6個狀態可以實現.） 2.寫出狀態機的源程序，編譯。要求當檢測到預置序列時，輸出一個脈沖的高電平，其余時候輸出為低電平。 3.進行仿真，看結果是否正確。