本文在定制的FPGA+DSP的硬件平臺上，利用DSP芯片的QDMA功能，消除了連續(xù)數(shù)據(jù)讀取間隔的無效時間，并實現(xiàn)了衛(wèi)星信號處理與相關(guān)值數(shù)據(jù)傳輸?shù)牟⑿谢?，顯著降低了數(shù)據(jù)傳輸對DSP處理時間的占用，使得在同樣硬件平臺上跟蹤通道數(shù)由44個提高到96個，滿足了項目設(shè)計的要求。