VLSI設(shè)計(jì)和優(yōu)化問題，包括兩個(gè)內(nèi)容：反相器鏈緩沖器級(jí)數(shù)和尺寸優(yōu)化，D觸發(fā)器設(shè)計(jì)及輸出延時(shí)優(yōu)化。使用hspice網(wǎng)格形式設(shè)計(jì)優(yōu)化，文檔內(nèi)代碼可直接使用。