EDA技術在電子系統設計領域越來越普及，本設計主要利用VHDL語言在EDA平臺上設計一個電子數字鐘，它的計時周期為24小時，顯示滿刻度為23時59分59秒，另外還具有校時功能和鬧鐘功能。總的程序由幾個各具不同功能的單元模塊程序拼接而成，其中包括分頻程序模塊、時分秒計數和設置程序模塊、比較器程序模塊、三輸入數據選擇器程序模塊、譯碼顯示程序模塊和拼接程序模塊。并且使用QuartusII軟件進行電路波形仿真，下載到EDA實驗箱進行驗證。該設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。