資源簡介
包含英文技術手冊，及國內實際開發者編寫的教程；另外，也會上傳system verilog的中文教程，便于理解UVM的開發。通用驗證方法學（Universal Verification Methodology, UVM）是一個以SystemVerilog類庫為主體的驗證平臺開發框架，驗證工程師可以利用其可重用組件構建具有標準化層次結構和接口的功能驗證環境。
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件????2304614??2018-07-10?14:14??uvm_users_guide_1.2.pdf
?????文件????6708042??2018-07-25?11:22??UVM_chinaese.pdf
-----------?---------??----------?-----??----
??????????????9012656????????????????????2
-----------?---------??----------?-----??----
?????文件????2304614??2018-07-10?14:14??uvm_users_guide_1.2.pdf
?????文件????6708042??2018-07-25?11:22??UVM_chinaese.pdf
-----------?---------??----------?-----??----
??????????????9012656????????????????????2
評論
共有 條評論
川公網安備 51152502000135號