EDA?技術(shù)叢書 VHDL?實用教程 潘 松 王國棟 編著 內(nèi) 容 簡 介 本書比較系統(tǒng)地介紹了 VHDL 的基本語言現(xiàn)象和實用技術(shù) 全書以實用和可操作為基點 簡潔而又不失完整地介紹了 VHDL 基于 EDA 技術(shù)的理論與實踐方面的知識其中包括 VHDL 語句語法基礎(chǔ)知識 第 1 章 第 7 章 邏輯綜合與編程技術(shù) 第 9 章有限狀態(tài)機(jī)及其設(shè)計 第 10 章 基于 FPGA 的數(shù)字濾波器設(shè)計 第 11 章 多種常用的支持 VHDL 的 EDA軟件使用介紹 第 12 章 VHDL 數(shù)字系統(tǒng)設(shè)計實踐介紹 第 13章 和大學(xué)生電子設(shè)計賽題的 VHDL 應(yīng)用介紹 第 14 章 全書列舉了大量 VHDL 設(shè)計示例 其中大部分經(jīng)第 12 章介紹的 VHDL 綜合器編譯通過 第 13 章的程序絕大部分都通過了附錄介紹的 EDA 實驗系統(tǒng)上的硬件測試 可直接使用 書中還附有大量程序。設(shè)計和實驗/實踐方面的習(xí)題。 本書可作為高等院校的電子工程 通信 工業(yè)自動化 計算機(jī)應(yīng)用技術(shù) 電子對抗儀器儀表 數(shù)字信號處理 圖像處理等學(xué)科領(lǐng)域和專業(yè)的高年級本科生或研究生的 VHDL或 EDA 技術(shù)課程的教材及實驗指導(dǎo) 也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書。 目 錄 第 1 章 緒 論....................................................................................................................1 § 1.1 關(guān)于 EDA...............................................................................................................1 § 1.2 關(guān)于 VHDL............................................................................................................3 § 1.3 關(guān)于自頂向下的系統(tǒng)設(shè)計方法............................................................................5 § 1.4 關(guān)于應(yīng)用 VHDL 的 EDA 過程.............................................................................6 § 1.5 關(guān)于在系統(tǒng)編程技術(shù)............................................................................................9 § 1.6 關(guān)于 FPGA/CPLD 的優(yōu)勢...................................................................................10 § 1.7 關(guān)于 VHDL 的學(xué)習(xí).............................................................................................10 第 2 章 VHDL 入門..............................................................................................................12 § 2.1 用 VHDL 設(shè)計多路選擇器和鎖存器 .................................................................12 § 2.2 用 VHDL 設(shè)計全加器.........................................................................................15 第 3 章 VHDL 程序結(jié)構(gòu)......................................................................................................19 § 3.1 實 體 ENTITY ..............................................................................................19 §