ＰＣＩ、ＰＣＩＸ和ＰＣＩＥｘｐｒｅｓｓ 的原理及體系結(jié)構(gòu) 馬鳴錦　朱劍冰　何紅旗　杜　威　編著 ＰＣＩＥｘｐｒｅｓｓ是第三代高性能ＩＯ總線，在總線結(jié)構(gòu)上采取了根本性的變革，主要體 現(xiàn)在兩個(gè)方面：一是由并行總線變?yōu)榇锌偩€；二是采用點(diǎn)到點(diǎn)的互連。 將原并行總線結(jié)構(gòu)中橋下面掛連設(shè)備的一條總線變成了一條鏈路，一條鏈路可包含 一條或多條通路，每條通路由兩對(duì)差分信號(hào)線組成雙單工的串行傳輸通道，沒(méi)有專(zhuān)用的數(shù) 據(jù)、地址、控制和時(shí)鐘線，總線上各種事務(wù)組織成信息包來(lái)傳送。ＰＣＩＥｘｐｒｅｓｓ１．０支持每 條通路在每個(gè)方向上的數(shù)據(jù)傳輸率達(dá)２．５Ｇｂｐｓ，每字節(jié)１０位編碼，這樣兩個(gè)方向的帶寬 可達(dá)０．５ＧＢｐｓ，整個(gè)鏈路的總帶寬等于０．５ＧＢｐｓ乘以所含的通路數(shù)。每條鏈路的通路數(shù) 可根據(jù)具體設(shè)備所需的帶寬裁剪，有效通路數(shù)有７種可選，這樣最高傳輸率可達(dá)１６ＧＢｐｓ， 大大高于目前任何一種總線，可滿(mǎn)足當(dāng)前及將來(lái)一段時(shí)期的高速設(shè)備帶寬需求。由于總 線變?yōu)殒溌?，引腳數(shù)大大減少（傳統(tǒng)ＰＣＩ總線為１２７個(gè)引腳），每引腳的平均帶寬大幅提 升，有助于ＰＣＩＥｘｐｒｅｓｓ成本的降低