基于Quartus II的FPGA/CPLD數字系統設計實例 中圖法分類號: TP332.1/684 周潤景, 圖雅, 張麗敏編著 電子工業出版社 第1章 Altera Quartus II開發流程 1.1　Quartus II軟件綜述 1.2　設計輸入 1.3　約束輸入 1.4　綜合 1.5　布局布線 1.6　仿真 1.7　編程與配置 第2章　Altera Quartus II的使用 2.1　原理圖和圖表模塊編輯 2.2　文本編輯 2.3　混合編輯（自底向上） 2.4　混合編輯（自頂向下） 第3章　門電路設計范例 3.1　與非門電路 3.2　或非門電路 3.3　異或門電路 3.4　三態門電路 3.5　單向總線緩沖器 3.6　雙向總線緩沖器 第4章　組合邏輯電路設計范例 4.1　編碼器 4.2　譯碼器 4.3　數據選擇器 4.4　數據分配器 4.5　數值比較器 4.6　加法器 4.7　減法器 第5章　觸發器設計范例 第6章　時序邏輯電路設計范例 第7章　存儲器設計范例 第8章　數字系統設計范例 第9章　可參數化宏模塊及IP核的使用 第10章　DSP Builder設計范例 第11章　基于FPGA的射頻熱療系統的設計 第12章　基于FPGA 的直流電動機伺服系統的設計 附錄A　可編程數字開發系統簡介 參考文獻