資源簡介
使用verilog實現(xiàn)基于FPGA的串口收發(fā)模塊，可在模塊內(nèi)部更改波特率，收發(fā)通道獨立
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件???????1615??2019-05-31?09:49??uart\baud_clk.v
?????文件???????1959??2019-05-31?09:48??uart\uart.v
?????文件???????2951??2019-05-31?09:50??uart\uart_rx.v
?????文件???????2361??2019-05-31?09:51??uart\uart_tx.v
?????目錄??????????0??2019-05-31?09:42??uart
-----------?---------??----------?-----??----
?????????????????8886????????????????????5
-----------?---------??----------?-----??----
?????文件???????1615??2019-05-31?09:49??uart\baud_clk.v
?????文件???????1959??2019-05-31?09:48??uart\uart.v
?????文件???????2951??2019-05-31?09:50??uart\uart_rx.v
?????文件???????2361??2019-05-31?09:51??uart\uart_tx.v
?????目錄??????????0??2019-05-31?09:42??uart
-----------?---------??----------?-----??----
?????????????????8886????????????????????5
- 上一篇：2018黑馬程序員WEB前端39期全套視頻教程
- 下一篇：靈敏度分析
評論
共有 條評論
川公網(wǎng)安備 51152502000135號