隨著計算機在人們生活中重要性和不可或缺性的提高，為了更方便的為大眾使用，發(fā)展計算機性能成為IT行業(yè)的熱點，但計算機的內(nèi)部結(jié)構(gòu)極其復(fù)雜，為了便于研究便產(chǎn)生了模型計算機。 本文完成了基于VHDL的8位模型計算機的設(shè)計與實現(xiàn)。文中首先闡述了8位模型計算機的原理，然后對其十個功能模塊（算術(shù)邏輯運算單元，累加器，控制器，地址寄存器，程序計數(shù)器，數(shù)據(jù)寄存器，存儲器，節(jié)拍發(fā)生器，時鐘信號源，指令寄存器和指令譯碼器）進行了分析與設(shè)計。最后在Quartus II 9.0環(huán)境下進行了仿真，完成了8位模型計算機的整體實現(xiàn)11。