基于Verilog HDL的有限狀態(tài)機研究，張殿文，張曉冰，Verilog HDL（硬件描述語言）既可以適于可綜合的電路設計，也可勝任電路與系統(tǒng)的仿真，能在多個層次上對所設計的系統(tǒng)加以描述。有限?