在乘法器的設計中采用樹形乘法器，可以減少關鍵路徑和所需的加法器單元數目，Wallace樹乘法器就是其中的一種。下面以一個4*4位乘法器為例介紹Wallace樹乘法器及其Verilog HDL實現。