整個(gè)VHDL數(shù)字鐘的實(shí)驗(yàn)報(bào)告 介紹了利用VHDL硬件描述語(yǔ)言設(shè)計(jì)的簡(jiǎn)易數(shù)字鐘的思路和技巧。在QuatusⅡ開發(fā)環(huán)境中編譯和仿真了所設(shè)計(jì)的程序，并在可編程邏輯器件上下載驗(yàn)證。仿真和驗(yàn)證結(jié)果表明，該設(shè)計(jì)方法切實(shí)可行，具有一定的借鑒性。