xxxx18一60岁hd中国/日韩女同互慰一区二区/西西人体扒开双腿无遮挡/日韩欧美黄色一级片 - 色护士精品影院www
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
其他
上傳
VIP購(gòu)買
登錄
注冊(cè)賬號(hào)
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
AI
其他
Verilog編寫的32位ALU運(yùn)算器
收藏(0)
大小: 9KB
文件類型: .v
金幣: 1
下載: 0 次
發(fā)布日期: 2021-06-13
語(yǔ)言
:
其他
標(biāo)簽
:
CPU
??
Verilog
??
ALU
??
高速下載
資源簡(jiǎn)介
用Verilog編寫的32位ALU(運(yùn)算器),具有與、或邏輯運(yùn)算;加、減算術(shù)運(yùn)算;小于置一,零檢測(cè),以及溢出檢測(cè)等功能。其中加法運(yùn)算是采用了快速進(jìn)位鏈
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
網(wǎng)頁(yè)產(chǎn)品產(chǎn)品原型設(shè)計(jì)模板-RP文件
下一篇:
自動(dòng)按鍵器v1.6 綠色免安裝版AutoPress
挑錯(cuò)
打印
評(píng)論
共有
條評(píng)論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
基于MIPS指令集的32位CPU設(shè)計(jì)與Verilog語(yǔ)
Verilog FPGA UART串口控制器
gmsk調(diào)制在FPGA上實(shí)現(xiàn)
一個(gè)簡(jiǎn)單的verilog編寫的DMA IP CORE,和
硬件課程設(shè)計(jì)—流水燈(quartus軟件
Verilog按鍵代碼
verilog的PCI源代碼,非常詳細(xì),頂層模
CPLD Verilog數(shù)字密碼鎖 源碼
Cpu-Z檢測(cè)CPU軟件
計(jì)組實(shí)驗(yàn)(ALU的設(shè)計(jì))
verilog 實(shí)現(xiàn)任意分頻方法
DE2模擬的交通紅綠燈
SPI Master 的Verilog源代碼
基于VGA的Flappy Bird的Verilog實(shí)現(xiàn)(源碼
數(shù)字鐘
Verilog的135個(gè)經(jīng)典設(shè)計(jì)
verilog 4×4矩陣鍵盤
Quartus EDA交通燈控制電路的設(shè)計(jì)實(shí)訓(xùn)報(bào)
FPGA按鍵消抖
在回路中由Kaluza-Klein瘦子介導(dǎo)的750
完美獲取 CPU 的 NUMA節(jié)點(diǎn)數(shù)、CPU插槽個(gè)
用Verilog語(yǔ)言寫的CPLD和MCU通訊的SPI接口
ARM9指令cache的verilog代碼
高通CPU救磚工具刷入完整資料
Continuum of positive solutions for discrete &
大話處理器:處理器基礎(chǔ)知識(shí)讀本高
ddr_verilog
on existence and uniqueness of invariant measu
FPGA實(shí)現(xiàn)單極性SPWM調(diào)制
uart_tx.zip
×
×
關(guān)于
發(fā)布源碼
版權(quán)說(shuō)明
川公網(wǎng)安備 51152502000135號(hào)
蜀ICP備17041055號(hào)
舉報(bào)郵箱softcode@aliyun.com