FPGA實現(xiàn)DDS正弦波、方波、三角波發(fā)生器Verilog程序（已經(jīng)在Altera的CycloneIII的DE0板子上試驗成功驗證），所有代碼均在此txt文檔里面，只不過里面調(diào)用了三個rom查找表（地址寬度10bit，數(shù)據(jù)寬度10bit）只需要你自己加進去就行了（Quartus里面有這個模塊）。我的板子驗證時能跑到16M，系統(tǒng)時鐘最好選高一點，我選的是150M，呵呵