使用VHDL語言實(shí)現(xiàn)的TLC5615的驅(qū)動(dòng)程序 已經(jīng)在FPGA(Altera EP4CE6E22C8N)上驗(yàn)證通過 時(shí)鐘頻率為50MHz 經(jīng)過6分頻后得到8MHz 最終的時(shí)鐘頻率請(qǐng)參看TLC5615_TransmitData.vhd中描述