xxxx18一60岁hd中国/日韩女同互慰一区二区/西西人体扒开双腿无遮挡/日韩欧美黄色一级片 - 色护士精品影院www
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
其他
上傳
VIP購(gòu)買
登錄
注冊(cè)賬號(hào)
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
AI
其他
verilog數(shù)字密碼鎖
收藏(0)
大小: 4KB
文件類型: .v
金幣: 1
下載: 0 次
發(fā)布日期: 2021-05-29
語(yǔ)言
:
其他
標(biāo)簽
:
verilog
??
hdl
??
密碼鎖
??
高速下載
資源簡(jiǎn)介
用verilog寫的密碼鎖,在quartusII上仿真成功
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
四旋翼飛行器飛控源碼C
下一篇:
圖書(shū)管理系統(tǒng)需求規(guī)格說(shuō)明書(shū),供軟件工程文檔編寫
挑錯(cuò)
打印
評(píng)論
共有
條評(píng)論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
PIC單片機(jī)完成的電子密碼鎖
八三編碼器設(shè)計(jì) VHDL代碼 簡(jiǎn)單,包附
數(shù)字頻率合成dds正弦波基于FPGA的DDS產(chǎn)
EDA課程設(shè)計(jì)_密碼鎖
3人表決器 QuartusII
基于MIPS指令集的32位CPU設(shè)計(jì)與Verilog語(yǔ)
Verilog FPGA UART串口控制器
六路智能搶答器VHDL語(yǔ)言
gmsk調(diào)制在FPGA上實(shí)現(xiàn)
一個(gè)簡(jiǎn)單的verilog編寫的DMA IP CORE,和
vhdl與lcd1602實(shí)現(xiàn)的多控制電子鐘
硬件課程設(shè)計(jì)—流水燈(quartus軟件
Verilog按鍵代碼
verilog的PCI源代碼,非常詳細(xì),頂層模
ASK調(diào)制與解調(diào)VHDL程序及仿真
紅外循跡小車VHDL程序
VHDL學(xué)習(xí)及實(shí)例(100個(gè)例子)
VHDL 7人表決器
CPLD Verilog數(shù)字密碼鎖 源碼
VHDL語(yǔ)言編寫的100實(shí)用的例程
VHDL寫的四人搶答器
lcd12864的VHDL程序
基于VHDL的交通燈控制器設(shè)計(jì)
VHDL帶分頻功能的函數(shù)發(fā)生器實(shí)現(xiàn)六種
verilog 實(shí)現(xiàn)任意分頻方法
DE2模擬的交通紅綠燈
SPI Master 的Verilog源代碼
基于VGA的Flappy Bird的Verilog實(shí)現(xiàn)(源碼
STM32 電子密碼鎖設(shè)計(jì),LCD12864顯示
數(shù)字鐘
×
×
關(guān)于
發(fā)布源碼
版權(quán)說(shuō)明
川公網(wǎng)安備 51152502000135號(hào)
蜀ICP備17041055號(hào)
舉報(bào)郵箱softcode@aliyun.com