LPM_ROM和LPM_RAM設計 一 實驗目的 掌握FPGA中LPM_ROM的設置： 1 作為只讀寄存器ROM的工作特性和配置方法； 2 學習將程序代碼或數據以MIF格式文件加載于LPM_ROM中； 掌握lpm_ram_dp的參數設置和使用方法： 1 掌握lpm_ram_dp作為隨即存儲器RAM的設置； 2 掌握lpm_ram_dp的工作特性和讀寫方法； 3 掌握lpm_ram_dp的仿真測試方法。 二 實驗要求 1 LPM_ROM定制和測試 LPM_ROM的參數設置： LPM_ROM中數據的寫入，即初始化文件的編寫； LPM_ROM的實際應用，在GW48實驗臺上用N0.0電路模式測試。 2 LPM_RAM定制和測試 LPM_RAM的參數設置； LPM_RAM的實際應用，在GW48實驗臺上用N0.0電路模式測試。 三 實驗原理 用戶可編程硬件FPGA芯片設計，有許多可調用參數化庫模塊LPM（Library Parameterized Modules）,課直接調用設置，利用嵌入式陣列塊EAB（Embed Array Block）構成lpm_ROM，lpm_RAM等各種存儲器結構。 Lpm_ROM有5組信號： 地執信號address[]； 數據信號q[]; 時鐘信號inclock、outclock; 允許信號memenable. 其參數是可以設定的。由于ROM是只讀寄存器，它的數據口試單向的輸出端口，數據是在對FPGA現場配置時，通過配置文件一起寫入存儲單元的。 Lpm_ram_dq的輸入/輸出信號如下： 地址信號 address[]; RAM_dqo的存儲單元地址； 數據輸入信號DATA[] RAM_dqo的數據輸入端； 數據輸出信號Q[]； RAM_dqo的數據輸出端； 時鐘信號CLK; 讀/寫時鐘脈沖信號； 讀寫信號W/R 讀/寫控制信號端 數據從總線端口DATA[]輸入。丹輸入數據和地址準備好以后，由于在inclock上的信號是地址鎖存時鐘，當信號上升沿到來時，地址被鎖存，于是數據被寫入存儲單元。數據的讀出控制是從A[]輸入存儲單元地址，在CLK信號上升沿到來時，該單元數據從Q[]輸出。W/R為讀/寫控制端，低電平時進行讀操作，高電平時進行寫操作； 四 實驗步驟