資源簡介
本實例是使用verilog HDL語言來進行16位cpu設計。
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件??????440297??2018-08-30?13:34??16位cpu設計.rar
-----------?---------??----------?-----??----
?????文件??????440297??2018-08-30?13:34??16位cpu設計.rar
- 上一篇：技術研發人員績效考核方案
- 下一篇：單相PWM整流器PSCAD模型
評論
共有 條評論
川公網安備 51152502000135號