基于FPGA的奇偶校驗碼，低密度奇偶校驗碼?(LDPC)是一種特殊的具有稀疏的奇偶校驗矩陣的線性糾錯碼。本課題從理論和硬件實現(xiàn)兩方面對LDPC碼進(jìn)行討論研究,最后完成LDPC碼的編碼設(shè)計。它的直接編碼運算量較大,通常具有碼長的二次方復(fù)雜度.為此,利用有效的校驗矩陣?,來降低編碼的復(fù)雜度?,同時研究利用大規(guī)模集成電路實現(xiàn)LDPC碼的編碼，在QuartusⅡ開發(fā)平臺上，應(yīng)用VHDL語言實現(xiàn)了有效的編碼過程,為LDPC碼的硬件實現(xiàn)和實際應(yīng)用提供依據(jù)。